导读：

随着功率电子器件向更高功率密度、更高频率、更高可靠性的方向开展，电子封装技术面临前所未有的挑战。芯片与基板、基板与底板之间的大面积连接成为封装技术的关键环节，需要保证界面散热和机械强度。

传统焊接技术在高温环境下存在热膨胀和失效问题，难以满足高功率电子器件的高温、高可靠性需求。

烧结技术作为一种无铅、环保且高性能的互连方式，具有优异的热导率、电导率以及在高温环境中的可靠性。特别是在第三代半导体材料（如碳化硅和氮化镓）的应用有助于下，以银和铜烧结材料为代表的烧结贴装技术成为满足高功率电子封装需求的关键解决方案，展现出极大的应用潜力。

在功率模块中，烧结技术主要应用于芯片基板贴装、芯片顶部烧结（取代传统铝线键合）、基板与散热器的互连等。现在，烧结连接技术正从小面积芯片的贴装向大面积模块的互连开展。

大面积烧结技术在功率电子封装领域受到关注，但不同研究对于大面积烧结的定义存在差异。这种差异源于材料特性、应用场景以及工艺挑战的不同。在大面积烧结中，金属的颗粒尺寸、烧结工艺的控制以及热力学条件等因素对接头性能有着至关重要的影响，需要进一步研究以解决厚度控制、缺陷控制、残余应力、翘曲控制和氧化等问题。

大面积烧结-定义

大面积烧结技术是指在高功率电子封装中，用于实现芯片、基板或散热器等大面积部件互连的技术。烧结过程顺利获得低于材料熔点的温度和压力，使烧结材料颗粒结合，形成致密的连接层，以满足高功率、高可靠性和高散热性能的需求。

大面积烧结-标准

1、烧结面积的界定

不同研究对大面积烧结的定义存在差异：

（1）CHEN等人将烧结面积大于100mm²视为大面积烧结。

（2）TAN等人将面积大于500mm²甚至更大的烧结面积归类为大面积烧结。

（3）产业界在2023年的PCIM Europe会议上将大面积烧结的尺寸范围界定为15mm×20mm至大于40mm×40mm，反映了实际封装需求，特别是在高功率密度和散热性能要求较高的应用场景中。

本文选取100mm²作为大面积烧结的起点标准，因为100mm²的烧结面积足以反映烧结过程中热应力、翘曲等工艺特征，同时为烧结材料设计和低温烧结工艺优化给予重要参考。以100mm²为起点的研究结果具备较强的可扩展性，能够为逐步扩大至200mm²、500mm²甚至800mm²以上的研究给予技术基础与方法指导。

2、烧结材料的特性

银烧结：银烧结材料因其优异的导电性、导热性和低温烧结特性，成为高功率电子封装的理想选择。纳米银颗粒在较低温度下即可实现烧结致密化，但易形成孔洞；微米银颗粒则能在一定程度上减少孔洞问题，提高可靠性。

铜烧结：铜烧结材料由于成本低廉且导热性能优良，被视为银的经济性替代品。但铜在烧结过程中易氧化，需要特殊的表面处理或抗氧化技术。

3、烧结工艺的优化

温度与压力：大面积烧结通常需要在较低温度和压力下进行，以降低设备要求和成本。例如，银烧结可在250℃左右完成，压力控制在5MPa以下。

无压烧结：顺利获得优化浆料配方和表面处理条件，无压烧结技术可以在无压力下实现大面积连接，进一步降低生产成本。

大面积烧结-研究进展

随着电子封装对高功率密度、可靠性和散热性能的需求提升，大面积银/铜烧结技术逐渐成为关键研究方向。这些材料以其优异的导电、导热性能以及高温稳定性在一定程度上逐步替代了传统焊接材料，展现出广阔的应用场景。以下将从金属颗粒尺寸、有机溶剂调控和表面处理能力、印刷工艺、烧结工艺以及可靠性评估等方面进行梳理分析。

1金属颗粒

金属颗粒尺寸在大面积烧结过程中发挥着重要作用，直接影响烧结层的致密性、力学性能及热传导性能。在烧结工艺中，颗粒尺寸决定了烧结过程中的传质行为、颗粒间结合方式以及最终接头的微观结构和性能。选择微米级和纳米级颗粒在大面积烧结中各有其优势和局限。

1、纳米颗粒

纳米银颗粒因其高表面能，在较低温度下即可实现烧结致密化，适用于对温度敏感的基板或芯片互连。然而，纳米银颗粒在烧结过程中易形成孔洞和裂纹，导致剪切强度不稳定，限制了其在大面积烧结中的应用。

2、微米颗粒

微米银颗粒成本较低，且在烧结过程中形成的微米级孔隙结构有助于去除有机物质，减少因有机物挥发导致的孔洞问题，从而在大面积互连中实现更高的可靠性。

3、混合颗粒

采用微米/纳米混合颗粒的银浆料可以结合两者的优点，提高烧结层的致密性和剪切强度。例如，微米/纳米复合银浆料在250℃下可实现≥100mm²功率芯片的高质量烧结，取得高剪切强度（33.6MPa）。

2有机溶剂的调控和表面处理

银烧结技术因其技术开展较为成熟，近年来研究的重点主要集中在对有机溶剂体系的优化方面，以减少传统溶剂残留带来的负面影响。由于铜在烧结过程中易受到氧化的影响，因而对于铜烧结技术的研究重点更多集中在颗粒的表面改性处理上。

1、有机溶剂体系优化

有机溶剂的选择会影响浆料的分散性、流变性和最终烧结层的致密性。一般而言，有机溶剂可以促进银颗粒的分散，防止烧结过程中团聚现象的发生。而传统有机溶剂难以完全去除，导致烧结后有机物残留在接头中，削弱界面强度并增加孔隙率。

为了优化有机溶剂对烧结质量的影响，新型溶剂的引入（如α-松油醇）可以提高银颗粒的重排效率和界面接触程度，加速银分子的扩散，提升大面积银烧结层的结合强度和长期可靠性。

无溶剂烧结技术同样吸引了广泛关注，尤其适用于对有机溶剂敏感的应用场景。无溶剂烧结技术顺利获得脉冲激光沉积（PLD）等方法，无需额外去除有机物，简化了烧结后的清洁工艺，降低了制造成本。

无溶剂大面积烧结的芯片连接示意图

2、铜颗粒的表面处理

铜在烧结过程中易氧化，因此表面处理是提升烧结层性能的关键。例如，基于甲酸的铜颗粒处理方法可以在无压条件下实现大面积Cu-Cu连接，接头剪切强度提升至10.8MPa，超过行业标准。

高粗糙度的颗粒表面处理可以拓宽有机溶剂的排出通道，促进溶剂在烧结过程中的挥发，提高接头的剪切强度和抗老化性能。

酸处理后的大面积无压铜烧结示意图

3印刷工艺

印刷工艺是影响烧结层致密性与质量的关键因素之一，印刷工艺的选择不仅影响材料在烧结过程中的均匀性，还决定了接头的力学性能和热疲劳特性。

（1）顺利获得单层印刷工艺结合预干燥和阶段加热的方法，可以取得均匀且致密的烧结层。然而，在大面积烧结时容易因溶剂残留和加热不均导致大裂纹及多孔隙的形成。

单层印刷烧结技术流程

（2）双层印刷烧结技术更适用于需要更高均匀性和更低孔隙率的大面积烧结场景。顺利获得在干燥后的第一层银浆上印刷第二层湿银浆，可以有效解决单层印刷中的大裂纹和分层缺陷问题，降低孔隙率至约12.5%，提高剪切强度至15.5MPa。

双层印刷烧结技术流程

4烧结工艺

烧结工艺是影响大面积烧结接头性能的重要因素，直接决定了接头的机械强度、热性能以及其在高功率、高温环境下的稳定性。

1、大面积银烧结工艺优化

（1）预干燥工艺：顺利获得去除烧结浆料中的有机物，确保大面积银层的均匀性，减少缺陷并提高烧结层质量。开放接触干燥工艺相比传统干燥方式更具优势，适用于大面积银烧结。

（2）烧结条件优化：大面积烧结需要优化烧结温度和时间，以确保接头的致密性和机械性能。例如，高于200℃的温度可能是形成致密烧结接头的必要条件。分段升温与施压的组合工艺可以有效减少裂纹的产生，提高剪切强度。

（3）低压烧结技术：研究者逐渐转向低压烧结技术，以降低设备要求和成本。例如，较低的外加压力（≤5MPa）同样能够实现致密的大面积银层结构。

（4）电流辅助烧结（ECAS）：顺利获得电流产生瞬时高温实现快速烧结接头致密化，适用于对温度和压力敏感的基板材料。

用ECAS技术的大面积银烧结流程

2、大面积铜烧结工艺改进

（1）结构设计优化：顺利获得交叉形通道划分和铜-铝复合散热片等结构设计，减少烧结后的孔隙率和热应变，提升烧结层的均匀性和热循环性能。

（2）多层印刷技术：顺利获得多次印刷增加厚度，优化烧结层的界面设计，降低因热膨胀系数差异引起的基板翘曲，改善热阻。

总结

大面积烧结技术凭借优异的导热和导电性能，有效提升了功率模块的可靠性与长期稳定性。银材料因其卓越的导电性、低温烧结特性及良好的抗氧化能力，成为高温电子封装的理想选择。铜材料则凭借价格低廉、导热性能优良而被视为银的经济性替代品。

现在，大面积烧结技术已能够在较低温度和压力条件下制备高质量的致密接头，不仅降低了生产成本，还提升了工业化应用的可行性。然而，在大面积条件下如何实现更加均匀的热膨胀控制和缺陷的有效电子与封装减少，仍然是当前技术开展的关键挑战。

为进一步有助于大面积烧结技术的开展，提升接头的界面结合可靠性与长期耐久性，未来研究可从以下几个方面召开：

（1）优化颗粒与溶剂配方，深入研究银和铜颗粒的混合比、有机溶剂配方及烧结工艺参数对致密化和热导率的影响，从而优化烧结层性能；

（2）低压/无压工艺开发，开发更高效的新型低压甚至无压烧结工艺，以适应高温、高功率密度应用需求，特别是电动汽车等大面积功率模块的规模工业化需求；

（3）可靠性评估与模拟，结合热循环、热冲击和剪切强度测试等可靠性评估手段，进一步利用有限元模拟工具优化材料设计和工艺控制，以减少实验成本，提高对热应力和翘曲问题的预测与控制精度。

大面积烧结技术的持续开展需要在材料创新和工艺优化的基础上综合考虑应用场景、工艺参数与材料特性之间的复杂交互关系。顺利获得在烧结工艺、可靠性评估及材料设计方面的深入研究，银／铜烧结技术有望成为满足高功率、高密度电子封装需求的重要选择，为功率模块性能的提升给予更加可靠和经济的解决方案。

参考文献：

[1] CHEN C T, NOH S, ZHANG H, et al. Bonding technology based on solid porous Ag for large area chips[J]. Scripta Materialia, 2018, 146: 123-127.

[2] TAN Y S, LI X, CHEN X, et al. Low-pressure-assisted large-area((>800mm’)sintered-silver bondingfor high-power electronic packaging[J]. IEEE Transactions on Components, Packaging and Manufacturing Technology, 2018, 8(2): 202-209.

[3]边乐陶,刘文婷,刘盼.高功率电子封装中大面积烧结技术研究进展[J].电子与封装,2025,25(3):84-94

免责申明：本文内容转自：微信公众号“新材料纵横”。文字、素材、图片版权等内容属于原作者，本站转载内容仅供大家分享学习。如果侵害了原著作人的合法权益，请及时与我们联系，我们会安排删除相关内容。本文内容为原作者观点，并不代表我们赞同其观点和（或）对其真实性负责。

AMB载板，活性钎焊，活性金属钎焊，陶瓷覆铜板，高可靠性基板，SiC芯片载板，AMB陶瓷基板，AMB陶瓷覆铜板，DBC基板，芯片载板，碳化硅IC载板，碳化硅载板，第三代功率半导体碳化硅IC载板，第三代功率半导体载板，银铜钛焊膏，银铜钛焊片，AgCuTi活性焊膏，AgCuTi，银焊膏，烧结银，银烧结，silver sinter paste，Solder Preform，芯片封装焊片供应商，芯片封装焊片生产厂家，锡锑焊片，Sn90Sb10 Solder Preforms，预成形焊片尺寸选择，SMT用预成形焊片，载带式预成形焊片，IGBT大功率器件封装，锡锑焊料片，中高温焊片，IGBT焊料片，焊锡片

广州球友会qy电子科技有限公司是先进半导体连接材料制造商、电子封装解决方案给予商，我们可根据客户的要求定制专业配比的金、银、铜、锡、铟等焊料合金，加工成预成形焊片，给予微电子封装互连材料、微电子封装互连器件和第三代功率半导体封装材料系列产品，更多资讯请看www.ktybug.com，或关注微信公众号“球友会qy电子”。